# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) MULTILAYER INTERCONNECTION

111) 62-60240 (A)

(43) 16.3.1987 (19) JP

(21) Appl. No. 60-199711 (22) 10.9.1985


(71) MATSUSHITA ELECTRIC IND CO LTD (72) KENICHI FUJII

(51) Int. Cl<sup>4</sup>. H01L21/88

OE JOY

PURPOSE: To realize a multi layer interconnection with low contact resistance by a method wherein a layer with a second metal film built of Ti or Zr is in contact with a first metal film.

CONSTITUTION: A Ti or Zr film may be easily obtained through ordinary spatter evaporation or thermal evaporation involving an electron beam. Glass serves as in insulating substrate, a Cr film as a first metal film, an SiNx film formed by plasma CVD ad an interlayer insulating film, and a Ti/Al two-layer film as a second film. This combination realized a low contact resistance and stable heat-resistant feature. Further, an Al film formed on a Ti film is more excellent in surface flatness, because hillock formation is well suppressed in the Al film, than an Al film formed on an SiN film or SiO<sub>2</sub> film.



1: insulating substrate, 2: first metal film, 3: insulating film, 5: metal film, 5: metal film

(54) MANUFACTURE OF MULTILAYER INTERCONNECTION STRUCTURE

(11) 62-60241 (A)

(43) 16.3.1987 (19) JP

(21) Appl. No. 60-199973 (22) 9.9.1985

(71) NEC CORP (72) YASUO MITSUMA


(51) Int. Cl<sup>4</sup>. H01L21/88

PURPOSE: To improve throughput and to reduce wiring resistance by a method wherein one or more holes are provided at least in an area near to the center of a third wiring layer and an etchant is allowed to penetrate through the holes for the removal by


etching of an organic film positioned just under the third wiring layer.

CONSTITUTION: On the surface of a GaAs semiconductor substrate 1, a first wiring layer 2 and second wiring layer 3 are formed. An organic film 4 is formed to cover the first wiring layer 2 and the second wiring layer 3 with some portion of the second wiring layer 3 remaining uncovered. The entire surface is covered by a metal coating 5, which is then covered by a photoresist film 6. The photoresist film 6 serves as a mask in a process wherein the metal coating 5 undergoes Au-plating for the formation of an Au film 7. The metal coating 5 is then patterned to assume the same shape as the Au film 7. A third wiring layer 8 is formed and through its center a hole 9 is provided. The organic film 4 is exposed to 0, plasma etching or wet etching using hydrazine or the like for removal for the formation of a cavity 10 under the wiring layer 8. In a structure designed as such, cross talk is reduced among signal during their transmission and interlayer capacity is decreased, which results in improved wiring structure throughput.









(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 62-60242 (A)

(43) 16.3.1987 (19) JP


(21) Appl. No. 60-199974 (22) 9.9.1985

(71) NEC CORP (72) SHINICHI TONARI

(51) Int. Cl4. H01L21/88,H01L21/94

PURPOSE: To improve adhesion by a method wherein one or more compounds of specified elements are implanted into the interface between a polyimide film and a film thereunder for the blending of polyimide and PSG.

CONSTITUTION: On the surface of a semiconductor substrate 1 with a prescribed semiconductor element built thereon is covered by a groundwork film that is a PSG film 2 of a required thickness. A lower wiring layer 3 of aluminum or the like is formed on the PSG film 2. A polyimide layer is formed by application on the entire surface, covering the lower wiring layer 3 and PSG film 2, lon implantation follows, wherein one or more out silicon, nitrogen, carbon, oxygen, hydrogen, or their compounds are driven into the polyimide film 4. The implantation is so effected that the implanted ions may form an ion implanted layer 5 in the vicinity of the interface of the poplyimide film 4 and PSG film 2. In this way, the two films 2 and 4 are allowed to be physically blended with each other, which results in a stronger adhesion between the two films 2 and 4.



## ⑩ 日本 国特許庁(JP)

①特許出願公開

## ⑩公開特許公報(A)

昭62-60242

@Int\_Cl.1

識別記号

厅内监理话号

⑩公開 昭和62年(1987)3月16日

H 01 L 21/88 21/94

6708-5F 6708-5F CZ00 - 1212-02 | (1001) G) 110E

審査請求 未請求 発明の数 1 (全 3 頁)

の発明の名称 半導体装置の製造方法

②特 頤 昭60-199974

母出 頤 昭60(1985)9月9日

の発 明 者 隣

真 一

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

の代理 人 弁理士 内原 晋

明料。哲

発明の名称

半郡体装置の製造方法

特許請求の範囲

- 1. 層間距縁膜としてのポリイミド有機限と、下地限としてのPSG限とを有する多層配線構造の半導体装置の製造に際し、前記ポリイミド有段限を形成した後、珪素、窒素、炭素、酸素、水素及びこれらの元素の化合物の中のいずれか一種或いは複数種をポリイミド有機限と下地膜との界面にイオン注入する工程を備え、これら両者の界面においてポリイミドとPSGとを混合せしめることを特位とする半導体装置の製造方法。
- 2. 下地膜の上にPSC膜を形成するとともに、 この下側配線層の上にポリイミド有段膜を形成し、 しかる上でポリイミド有機膜の表面から所要の加 速電圧でイオン社人を行ってなる特許請求の範囲 第1項記載の半導体装置の製造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は多層配線構造を有する半導体装置の製造方法に関し、特に層間絶縁限としてポリイミド 有機限を用いた半導体装置の製造方法に関する。 (健衆の技術)

このようなことから、最近では原間絶縁膜にポリイミド有機膜を使用する試みがなされており、 このポリイミド有機器の特質により十分な平坦性 が得られている.

٠, ١

- (発明が解決しようとする問題点)

上述したように何間絶縁敗にポリィミド有段股を使用した場合、その下地股にPSG股を用いている半導体装置では、ポリィミド有機股とPSG股との密着性(接着性)が乏しく、層間絶縁股乃至上層配線層の剝離を招き、半導体装置としての信頼性が低下される等の問題が生じている。この密着性についての詳細な原因、メカニズムは明らかではないが、本発明者の検討によれば、両者の外面において双方の股が化学的・取りには、両者において双方の股が化学的・取りにおいて双方の股が化学的・取りにおいて、またポリイミとが限によいでは、またポリイミとが限によいているものと思われる。

## (問題点を解決するための手段)

本発明の半導体装置の製造方法は、層間絶縁膜、 としてのポリイミド有段限と、下地膜としてのPSG股との密着性を向上して信頼性の高い半導体 装置を得るために、ポリイミド有段限を形成した

3

合うだけの平坦性及び電気的特性 (例えば、層間 静電容量)に応じた厚さとし、通常では Iµmに 形成する。

しかる上で、第3図のように、珪素、窒素、炭素、酸素、水素及びこれらの元素の化合物の中、いずれか一種或いは複数種を前記ポリイミド有機膜4内にイオン注入法によって導入する。この際、注入物がポリイミド有機膜4とPSC膜2との界面近傍に分布されてイオン注入層5を形成するようにイオン注入時の加速電圧を制御する。例えば、珪素では約250KeV、窒素では約150KeV、炭素では約200KeV、酸素では約150KeV、水素では約30KeVに夫々設定する。

そして、第4図のように、下側配線層3に接続させるためのコンタクトホールで形成する場合には、シリコン酸化膜とフォトレジスト膜との積層構造のマスク膜6を形成し、CF。を主体としたガスプラスマ中でシリコン酸化膜を開孔し、また酸素ガスプラスマでポリイミド有機膜4を開孔 する。しかる上で、同図頃線のようにアルミニウ 後、珪素、夏素、皮索、放素、水素及びこれらの 元素の化合物の中のいずれか一種或いは 抑致機を ポリイミド 有段散と下地取との界面にイオン能人 し、両者の界面においてポリイミドと PSCとを 混合せしめてその密着性を向上させる工程を有し ている。

## (実証例)

次に、本発明を図面を参照して説明する。

第1図乃至第4図は本発明の一実経例を製造工 程順に示す断面図である。

先ず、第1図のように、所定の半導体素子を形成した半導体芸版1の表面上に下地設としてのPSG設2を所要の算さに形成し、この上にアルミニウム等の金属設からなる下例配線所3を形成する

次いで、第2図のように、ボリイミド有段材をスピンコート法によって全面に塗布し、前記下側配線層3及びPSG限2を限うボリイミド有段股4の股厚は、前記下側配線層3の厚さや線幅等の下地構造に見

ム等で上側配線層 8 を形成することにより、上側配線層 8 と下側配線層 2 とをコンタクトホール 7 を通して接続させることができる。

なお、前記実施別ではイオン注入層 5 を下例配 線層 3 とポリイミド有 段膜 4 との昇面にも形成し ており、両者間での密着性を改善することもでき る。

## (発明の効果)

## 図面の簡単な説明

第1図乃至第4図は本発明の製造方法を工程順 に示す断面図である。

1 …半導体基板、2 …下地膜 (PSG膜)、3 … 下側配線層、4 …ポリイミド有機膜、5 …イオン 注入層、6 …マスク、7 …コンタクトホール、 8 …上側配採用.

代理人 弁理士

内 原

が経

